Mérés 1 Ellenőrző kérdések 1

A VIK Wikiből
A lap korábbi változatát látod, amilyen Mort (vitalap | szerkesztései) 2013. szeptember 21., 12:07-kor történt szerkesztése után volt. (→‎2013-as beugrók)
(eltér) ← Régebbi változat | Aktuális változat (eltér) | Újabb változat→ (eltér)
Ugrás a navigációhoz Ugrás a kereséshez
← Vissza az előző oldalra – Mérés laboratórium 1.

Az ellenőrző kérdésekre összeírt válaszok bemagolása nem helyettesíti a mérési útmutató átolvasásást. Olvassátok át a jegyzeteket, mérési útmutatókat is!


2010-es beugrók

  1. Adja meg egy 1 bites 4:1 multiplexer Verilog kódját deklarációval (portok: d0, d1, d2, d3 adatbemenetek, s-kiválasztó bemenet, r kimenet)
  2. Adja meg egy engedélyezhet, balra shiftelő 8 bites shiftregiszter Verilog kódját modul deklarációval (portok: clk-órajel, ce-engedélyezhető, din-egybites adatbemenet, dout-egybites adatkimenet.
  3. . Adja meg egy aszinkron resetelhető, egy digites BCD (binárisan kódolt decimális) felfelé számláló verilog kódját modul deklarációval (portok: clk-órajel, rst-reset, dout-számláló kimenet)
  4. . Készítsen két darab kétbemenetű AND kapu példányosításával egy 3 bemenetű AND kaput. A 3 bemenetű AND modul neve legyen AND3, portjai: i0, i1, i2, bemenet és r kimenet.) A rendelkezésre álló 2 bemenetű AND kapu neve AND2, portjai i0, i1 bemenet és r kimenet. (a két bemenetű AND2 kapu, mint modul rendelkezésre áll, nem kell megírni.)
  5. . Egy Verilog Test Fixtureben az alábbi hullámformát akarjuk előállítani. Adja meg az ehhez tartozó verilog kódot.!


  1. Adja meg egy 2 bites adatbemenetekkel rendelkező 2:1 multiplexer Verilog kódját modul deklarációval (portok: d0, d1 – adatbemenetek, s – kiválasztó bemenet, r – kimenet).
  2. . Adja meg egy párhuzamosan tölthető, balra shiftelő 8 bites shiftregiszter Verilog kódját modul deklarációval (portok: clk – órajel, din – 1 bites adat bemenet, ldin – betöltendő adat bemenet, le – töltés engedélyezés, dout – 1 bites adat kimenet).
  3. Adja meg egy aszinkron resetelhető számláló Verilog kódját modul deklarációval, mely a következő módon számol lefele: (7, 6, 5, 3, 2, 1, 0, 7, 6, 5, 3…) (portok: clk – órajel, rst – reset, dout – számláló kimenet).
  4. Adott egy and_gate és egy or_gate modul, melyek kétbemenetű és-, illetve vagy-kaput valósítanak meg, bemeneteik in1 és in2, kimenetük out1. Ezek felhasználásával készítse el egy modul Verilog kódját modul deklarációval, amely a következő logikai
  5. Egy Verilog Test Fixture-ben az alábbi hullámformát szeretnénk előállítani. Adja meg az ehhez tartozó Verilog kódot.

2013-as beugrók

2013.09.18

1. Egy számlálót szeretnénk megvalósítani Verilog nyelven, amely a 0... 6.249.999 tartományban számol.
     a. Milyen típusú és hány bites jelre van ehhez szükség?
     b. Amennyiben a számlálót 50MHz frekvenciájú órajelről működtetjük, mekkora lesz egy körülfordulási ideje ms-ben?
2. Adja meg egy engedélyezhető, jobbra shiftelő 8 bites shift regiszter Verilog kódját modul deklarációval (portok: clk - órajel, ce -
   engedélyezés, din - 1 bites adat bemenet, dout - 1 bites adat kimenet).
3. Adja meg egy szinkron resetelhető egy digites BCD (binárisan kódolt decimális, azaz 0...9 tartományban számláló) lefelé számláló
   Verilog kódját modul deklarációval (portok: clk - órajel, rst - reset, dout - számláló kimenet).
4. Adja meg egy 1 bites, 3:1 multiplexer Verilog kódját. Portok: i0, i1, i2: adatbemenetek; sel: kiválasztó bemenet; r: kimenet.
5. Adja meg azon Verilog kódot, amely szimulációban a 20MHz-es órajel generálására használható!