„Mérés 1 Ellenőrző kérdések 1” változatai közötti eltérés
Ugrás a navigációhoz
Ugrás a kereséshez
a (→2010-es beugrók: Helyesírási hibák javítása) |
|||
| 5. sor: | 5. sor: | ||
==2010-es beugrók== | ==2010-es beugrók== | ||
| − | # Adja meg egy 1 bites 4:1 multiplexer Verilog kódját deklarációval (portok d0,d1,d2,d3 | + | # Adja meg egy 1 bites 4:1 multiplexer Verilog kódját deklarációval (portok: d0, d1, d2, d3 adatbemenetek, s-kiválasztó bemenet, r kimenet) |
| − | # Adja meg egy engedélyezhet, balra shiftelő 8 bites shiftregiszter Verilog kódját modul | + | # Adja meg egy engedélyezhet, balra shiftelő 8 bites shiftregiszter Verilog kódját modul deklarációval (portok: clk-órajel, ce-engedélyezhető, din-egybites adatbemenet, dout-egybites adatkimenet. |
| − | #. Adja meg egy aszinkron resetelhető egy digites BCD (binárisan | + | #. Adja meg egy aszinkron resetelhető, egy digites BCD (binárisan kódolt decimális) felfelé számláló verilog kódját modul deklarációval (portok: clk-órajel, rst-reset, dout-számláló kimenet) |
| − | #. Készítsen két darab kétbemenetű AND kapu példányosításával egy 3 bemenetű | + | #. Készítsen két darab kétbemenetű AND kapu példányosításával egy 3 bemenetű AND kaput. A 3 bemenetű AND modul neve legyen AND3, portjai: i0, i1, i2, bemenet és r kimenet.) A rendelkezésre álló 2 bemenetű AND kapu neve AND2, portjai i0, i1 bemenet és r kimenet. (a két bemenetű AND2 kapu, mint modul rendelkezésre áll, nem kell megírni.) |
| − | #. Egy Verilog Test Fixtureben az alábbi hullámformát akarjuk | + | #. Egy Verilog Test Fixtureben az alábbi hullámformát akarjuk előállítani. Adja meg az ehhez tartozó verilog kódot.! |
# Adja meg egy 2 bites adatbemenetekkel rendelkező 2:1 multiplexer Verilog kódját modul deklarációval (portok: d0, d1 – adatbemenetek, s – kiválasztó bemenet, r – kimenet). | # Adja meg egy 2 bites adatbemenetekkel rendelkező 2:1 multiplexer Verilog kódját modul deklarációval (portok: d0, d1 – adatbemenetek, s – kiválasztó bemenet, r – kimenet). | ||
| − | #. Adja meg egy párhuzamosan tölthető, balra shiftelő 8 bites | + | #. Adja meg egy párhuzamosan tölthető, balra shiftelő 8 bites shiftregiszter Verilog kódját modul deklarációval (portok: clk – órajel, din – 1 bites adat bemenet, ldin – betöltendő adat bemenet, le – töltés engedélyezés, dout – 1 bites adat kimenet). |
# Adja meg egy aszinkron resetelhető számláló Verilog kódját modul deklarációval, mely a következő módon számol lefele: (7, 6, 5, 3, 2, 1, 0, 7, 6, 5, 3…) (portok: clk – órajel, rst – reset, dout – számláló kimenet). | # Adja meg egy aszinkron resetelhető számláló Verilog kódját modul deklarációval, mely a következő módon számol lefele: (7, 6, 5, 3, 2, 1, 0, 7, 6, 5, 3…) (portok: clk – órajel, rst – reset, dout – számláló kimenet). | ||
| − | # Adott egy and_gate és egy or_gate modul, melyek kétbemenetű és- illetve | + | # Adott egy and_gate és egy or_gate modul, melyek kétbemenetű és-, illetve vagy-kaput valósítanak meg, bemeneteik in1 és in2, kimenetük out1. Ezek felhasználásával készítse el egy modul Verilog kódját modul deklarációval, amely a következő logikai |
# Egy Verilog Test Fixture-ben az alábbi hullámformát szeretnénk előállítani. Adja meg az ehhez tartozó Verilog kódot. | # Egy Verilog Test Fixture-ben az alábbi hullámformát szeretnénk előállítani. Adja meg az ehhez tartozó Verilog kódot. | ||
[[Category:Infoalap]] | [[Category:Infoalap]] | ||
A lap 2013. szeptember 10., 18:58-kori változata
Az ellenőrző kérdésekre összeírt válaszok bemagolása nem helyettesíti a mérési útmutató átolvasásást. Olvassátok át a jegyzeteket, mérési útmutatókat is!
2010-es beugrók
- Adja meg egy 1 bites 4:1 multiplexer Verilog kódját deklarációval (portok: d0, d1, d2, d3 adatbemenetek, s-kiválasztó bemenet, r kimenet)
- Adja meg egy engedélyezhet, balra shiftelő 8 bites shiftregiszter Verilog kódját modul deklarációval (portok: clk-órajel, ce-engedélyezhető, din-egybites adatbemenet, dout-egybites adatkimenet.
- . Adja meg egy aszinkron resetelhető, egy digites BCD (binárisan kódolt decimális) felfelé számláló verilog kódját modul deklarációval (portok: clk-órajel, rst-reset, dout-számláló kimenet)
- . Készítsen két darab kétbemenetű AND kapu példányosításával egy 3 bemenetű AND kaput. A 3 bemenetű AND modul neve legyen AND3, portjai: i0, i1, i2, bemenet és r kimenet.) A rendelkezésre álló 2 bemenetű AND kapu neve AND2, portjai i0, i1 bemenet és r kimenet. (a két bemenetű AND2 kapu, mint modul rendelkezésre áll, nem kell megírni.)
- . Egy Verilog Test Fixtureben az alábbi hullámformát akarjuk előállítani. Adja meg az ehhez tartozó verilog kódot.!
- Adja meg egy 2 bites adatbemenetekkel rendelkező 2:1 multiplexer Verilog kódját modul deklarációval (portok: d0, d1 – adatbemenetek, s – kiválasztó bemenet, r – kimenet).
- . Adja meg egy párhuzamosan tölthető, balra shiftelő 8 bites shiftregiszter Verilog kódját modul deklarációval (portok: clk – órajel, din – 1 bites adat bemenet, ldin – betöltendő adat bemenet, le – töltés engedélyezés, dout – 1 bites adat kimenet).
- Adja meg egy aszinkron resetelhető számláló Verilog kódját modul deklarációval, mely a következő módon számol lefele: (7, 6, 5, 3, 2, 1, 0, 7, 6, 5, 3…) (portok: clk – órajel, rst – reset, dout – számláló kimenet).
- Adott egy and_gate és egy or_gate modul, melyek kétbemenetű és-, illetve vagy-kaput valósítanak meg, bemeneteik in1 és in2, kimenetük out1. Ezek felhasználásával készítse el egy modul Verilog kódját modul deklarációval, amely a következő logikai
- Egy Verilog Test Fixture-ben az alábbi hullámformát szeretnénk előállítani. Adja meg az ehhez tartozó Verilog kódot.
