„Laboratórium 1 - 3. Mérés: Digitális alapeszközök” változatai közötti eltérés
| 1. sor: | 1. sor: | ||
| − | + | ||
| + | == A beugróról == | ||
| + | |||
| + | Ahogy az első 2 mérésen, ezen sincs beugró. | ||
| + | |||
| + | == A mérésről == | ||
| + | |||
| + | - Megismerkedtetek az ISE környezettel, a Verilog nyelvvel és a Logsys panellel. | ||
| + | |||
| + | '''Milyen modulokat tanultatok:''' | ||
| + | |||
| + | - Számláló | ||
| + | |||
| + | - Shift regiszter | ||
| + | |||
| + | - Rate generátor | ||
| + | |||
| + | '''Írtatok egyszerű testbenchet is:''' | ||
| + | |||
| + | - órajel generálás (nem felejtkezünk meg a timescale direktíváról) | ||
| + | |||
| + | - bemenő jelek előállítása | ||
| + | |||
| + | '''Milyen feladatok voltak még:''' | ||
| + | |||
| + | - Bemenő jelek szinkronizálása az órajelhez (D-flipfloppal) | ||
| + | |||
| + | - Vájtfülűbbeknek .ucf file írása a Logsys panelre szitázott információk alapján | ||
| + | |||
| + | '''Miket szoktatok elrontani:''' | ||
| + | |||
| + | - Nem tudjátok az alap modulokat, különös tekintettel a shift regiszterre | ||
| + | |||
| + | - Keveritek a rate generátort a testbench órajel előállításával | ||
| + | |||
| + | - Keveritek az assign utasításban és always blokkban megtehető dolgokat (assign utasítás használatakor NINCS if, else, stb vezérlési szerkezet. Mindent operátorokkal írsz le) | ||
| + | |||
| + | - élérzékeny always blokk érzékenységi listájába össze-vissza írtok mindenfélét (pedig, mint tudjuk, egy órajelről megy minden sorrendi always blokk) | ||
| + | |||
| + | - attól való félelmetekben, hogy latch-et fog tartalmazni a kód az élérzékeny always blokkban is kifejtetek minden if meg case szerkezetet, pedig latch a kombinációs logikát megvalósító always blokkban (always @ (*) ) keletkezik. | ||
| + | |||
| + | ''by Wacha Gábor levlista'' | ||
A lap 2012. december 26., 10:09-kori változata
A beugróról
Ahogy az első 2 mérésen, ezen sincs beugró.
A mérésről
- Megismerkedtetek az ISE környezettel, a Verilog nyelvvel és a Logsys panellel.
Milyen modulokat tanultatok:
- Számláló
- Shift regiszter
- Rate generátor
Írtatok egyszerű testbenchet is:
- órajel generálás (nem felejtkezünk meg a timescale direktíváról)
- bemenő jelek előállítása
Milyen feladatok voltak még:
- Bemenő jelek szinkronizálása az órajelhez (D-flipfloppal)
- Vájtfülűbbeknek .ucf file írása a Logsys panelre szitázott információk alapján
Miket szoktatok elrontani:
- Nem tudjátok az alap modulokat, különös tekintettel a shift regiszterre
- Keveritek a rate generátort a testbench órajel előállításával
- Keveritek az assign utasításban és always blokkban megtehető dolgokat (assign utasítás használatakor NINCS if, else, stb vezérlési szerkezet. Mindent operátorokkal írsz le)
- élérzékeny always blokk érzékenységi listájába össze-vissza írtok mindenfélét (pedig, mint tudjuk, egy órajelről megy minden sorrendi always blokk)
- attól való félelmetekben, hogy latch-et fog tartalmazni a kód az élérzékeny always blokkban is kifejtetek minden if meg case szerkezetet, pedig latch a kombinációs logikát megvalósító always blokkban (always @ (*) ) keletkezik.
by Wacha Gábor levlista
