

# VLSI alapfogalmai

## 1) Alapok 1-5.

VLSI = Very Large Scale Integration - Több millió/milliókat áramköri elemet tartalmazó chip, mely bonyolult funkciók valósít meg.

Planar technológia = chip előállítás technológiája, ahol a Si - egyszíkű felületen (szekken (wafer)) nagy számú áramkör kiépítését a hagyományos technológiai lépéseket követik.

Gordon-Koore törvény: (1965) 1 chipen lévő áramköri elemek száma exponenciálisan duplósodik. (Ma kb. 2<sup>20</sup> triplázódik)

Analóg és digitális - mikroelektronika fontos minőség kérdése  
→ dinamikus tárolás (memória)  
→ átviteli sebesség (analóg és digitális jel közötti átjárás) ⇒ CMOS

- a CMOS tranzisztor paraméter - instabilitásai miatt  
kétáramkörös után az analóg CMOS is elterjedt.  
→ műanyag, kábelvezetés, ADPA, CODEC

- teljesítmény ⇒ memória  
- mikroprocesszor

méret csökkentés - scale-down - nagy frekvencián működő, nagy sebességű áramkörök  
→ mobiltelefon VLSI vezérlőchipje.


analóg - nagy bonyolultságú analóg - digitális funkciókat integráló chip  
→ pl. képfeldolgozás

electronic grade - VLSI chipet fejlesztő sokévtudományú egyetemen  
iszként ⇒ fontos szerepet a data centerben  
→ minőségi jellemző pl. egyenlőség, hővezetés: electronic grade

# 2) MOS tranzistor

- MOS tranzistor alapelve
- kis felület
- kis áramok
- jelenleg technológiailag jól kezelhető.

$I_{ds}$   
 $V_{th}$   
 $V_{th}$   
 Subthreshold-áram



$U_{GS} \Rightarrow V_{th}$ -küszöb  
 - a tr. típusa  
 dual-Vth  
 mult-threshold  
 Poli-Si gate gate-diel



csufjottak -  $U_{GS}$ -el vezérelhető

- bír bírja az áram útján  $I_{ds} = f(U_{GS}, U_{DS}, U_{GS})$   
 a S-G vonalon.

- vezérlés módja


külső  
 - vezérlés  
 elektron, jérel

növekedés  
 - inverzió  
 és vezérlés / terai rend  
 eljelen /



telítés  $\Rightarrow$  az adott feszültség mellett stabilis áramkörben nem lehetséges inverzió  
 állás. Ez nem zavarja ki, hogy az előzőkben említett áramkörök  
 jussanak át?

konform-váltás: telítés  $U_{GS}$  nő  $\Rightarrow \Delta L$  elzáródott csatorna nő.



$\rightarrow$  konformitási elvű ábrák.

hosszú csatorna

inverzió határ a  $2\phi_F$  felületi potenciál, de  
 $\phi_F$ -ig van inverzió kötés, azp csatlakozás  
 $\hookrightarrow$  strob. áram.




mozgékony /  $V_G$   
 $\uparrow$   
 $k = \mu C_{ox} L$

területi egyenlet

trióda ter.  $U_{GS} \leq (U_{GS} - V_t) \left\| I_D = k \left[ (U_{GS} - V_t) U_{DS} - \frac{U_{DS}^2}{2} \right] \right.$   
 tel. ter.  $U_{GS} > U_{GS} - V_t \left\| I_D = \frac{k}{2} (U_{GS} - V_t)^2 (1 + \lambda U_{DS}) \right.$


hosszú csatorna



$R = \frac{1}{k(V_{DD} - 2V_{t0})}$  / felítés területe


③ CMOS struktúra, Ladéup, Sebesség

nMOS + pMOS = CMOS = complementary MOS



- tiszta struktúra  
 ⇒ ha kicsi, az előző funkcióval → kicsi, ha pMOS kérés  
 ⇒ védekezés:  
 • → geometria  
 • → adalékok

Sebesség



Prima szintű fog → nem szabad megjelölni.

$$f_{max} = \frac{1}{2 \cdot t_{pd}}$$
 ↳ ez megkérhető!



# Body-Effekt

→ bei freilegung von a Built in - Spannung erhöht

$\Delta V_{th}$  ist pos.


inversion bedingt  $\Rightarrow \geq \phi_F + U_{SB}$   $\approx$  inversion bedingt

$$\Delta V_{th} = \frac{1}{2} U_{SB}^{1/2}$$



### 3) Logikai áramkörök ömlesztésének


#### #1) Statikus CMOS logika



→ duglis áramkör megvalósítása  
 ⇒ lefedetlen állapota miatt  
 ⇒ ne legyen becsapva GND-Vcc áram.

2n elemű művelet.

#### #2) Dinamikus CMOS logika




$\phi_{pre}$  alatt feltölti  $C_t$ -t  $V_{DD}$ -re

$\phi_{post}$  alatt → ha Y feljött  
 kisíti  $C_t$ -t.


→ n+2 elemű művelet.

⇒ ha nagy n, nagy kapacitás!  
 rail to rail!

#### #3) Transfer gate → logika




bejövő áramkör-ek  
 D-88.



transfer gate.


### #1) Atrankaparvilt CMOS logika



- az utóbbi ellent az újabb áramot, az  
 $R_1$ -en eső feszültség a kimenet  
 - az egy számítható feszültség  
 kényszer  $\rightarrow$  mindig  $\Delta Q \Rightarrow$  gyors.  
 ( $U_{og}$  egy áramfolyás)  
 $R_1 \ll R_2$

### #2) Egyszerűsített CMOS logika

gyors működés  
 nagy fogyasztás



-  $R_1$  vagy  $R_2$  egyenlő  
 $R_1 R_2$  áram a vezérlésnél függően.  
 $\Rightarrow$  egyenlő tr. áram-vezérlés áramok szám  
 megegyezik  $\Rightarrow$  (klasszikus)

$$U_H = V_{CC} - \Delta U_R + U_{CEsat} = V_{CC} - U_{CEsat}$$


$$U_L = V_{CC} - \Delta U_R + U_{CEsat}$$

$$U_H - U_L = U_{CEsat} + U_{CEsat}$$

szűrés

alacsony! 0,7  $\rightarrow$  0,81  $\approx$  1. áramkör


### #3) CMOS logika




$Q_1 - Q_2$  töltés  
 nagy kényszer  
 $C_L - t$

$Q \rightarrow 1$

### #4) Adiabatosztás logika



$d_r$  hajtásosít a kimenet!




$U_{og}$ -ról vezérlés  
 $Q_2 - t$   
 $U_{og} < 0,6$  alatt a bjt  
 áramkör működésének  
 miatt kb. még félszáz  
 százalékos C-d.

1) Statikus kapualakok


2) Digitális alapelek. 6-19.

- statikus CMOS inverter





- utárhelyező inverter

=> meggyorsított  $C_L$  átvitelés. (NMOS  $t_{on}$ -st)



$C_L$  először ~~szűkebb~~ töltődik  $T_1$ -en át,  
 $C_B$ -on át  $\Delta U_{GS}$ -vel  $T_2$  nyit meg jobban  
 =>  $C_L$  gyorsabban ~~üresedik~~ töltődik


- RS-ff



Csekk a  $Q_1$ -es töltés  $C_Q$ , ha  $T_1$  erősebb mint  $T_2$




7) Master-Slave dinamikas T-flf.



- Master beklidija  $a$  kimekst ( $Q-\bar{Q}$ ) } CLK
- $Q, \bar{Q}$  beisodit  $a$  }  $\overline{CLK}$
- $C_1, C_2$  kapacita
- $a$  loks mirdz  $C_1 \rightarrow C_2$  vindsol


8) Kritiskais D-flf, beigazots D-flf.



- $\rightarrow D-t \Phi$  beir aklat
- $C_t - k$  doli,
- INV2 - sol  $\Phi$  brd aklat
- $C_t - t$  poboljn.
- $\rightarrow INV2$  kvibis dromi,
- $a$  beidz  $\rightarrow$  aklat brd borodna tuzi vrb.

P-P stundim mint plavikon sol kvibis dromi

# Dinamikus CMOS logika, Domino-CMOS





Charge sharing  $\Rightarrow$   $\phi_{preh.}$  alatt jölkésugorlás lép fel  
 $C_t$  és  $C_p$  közötti köztöltés  $\Rightarrow U_y$  csökken.

$\Rightarrow$  marginális figyelés, tranzitáns analízis  
 Worst-case

Charge corruption  $\Rightarrow$  a chip logaritmus  $C_t$ -hez közel felő  
 H. CLK vezetés alatt kopcs. a  $\phi \rightarrow 1$  időmunka  
 a kapacitív osztás által megk. LU-val csökkenti  $U_{y,t}$ .  
 $\Rightarrow$  hibák, ha ponts kioldásos komparátor  
 szimuláció!

10) Dominant-CMOS inverter analysis



Következő inverterbe nem lehetőségi, majd  $\Delta U$  fesz. el.


itt  $\Delta U$  ke. a ke. fesz. jelzésé!

$\Delta U$  veszteség!

$T_i$  parancsnyi nyitlas

$\Rightarrow$  inverter static analysis



$\Rightarrow$  reliability, de last.



$\Rightarrow$  alkalmazás technikai alkalmazás.

$\Rightarrow$  PMOS legjobb mint  
előbb, utóbb  $C_{L2}$ -n.

$\Rightarrow$  húzó a zár PMOS.




Legnagyobb károsításra mértékelt  
készség!

$\phi$	$\bar{\phi}$	$\phi$ szűrés	$\bar{\phi}$ szűrés
0	1	előválasz	húzóválasz
1	0	húzóválasz	előválasz

$\Rightarrow \phi=1$  alatt arról arról arról arról

4

# Dinamikus CMOS logika, Domino-CMOS



Charge sharing  $\Rightarrow$   $\phi_{prech.}$  alatt töltésosztás lép fel  
 $C_f$  és  $C_p$  kapacitása között  $\Rightarrow U_y$  csökken.

$\Rightarrow$  maradjon figyelőse, transziens analízis,  
 Worst-case


Charge-corruption  $\Rightarrow$  a chip layout-ján  $C_f$ -hez közel futó

H. CLK vezeték általa keletkező  $\phi \rightarrow 1$  időmunka miatt  
 a kapacitív osztás miatt keletkező  $U_{yf}$ -t.

$\Rightarrow$  hibák, ha ponts kioldásos komparátor  
 szint alá kerül!

# ① C<sup>2</sup>MOS láncok


= clocked CMOS



⇒ statikus inverter,  
embedded transfer gate-ek.

⇒  $\phi = 1$  alatt ~~az inverter~~

$\phi = 0$  alatt  $C_t$  töltés  
 $\phi = 1$  inverter, beér  $C_t$ -be.



⇒ az inverter működésénél

előbbi állapotos szinkronizációs  
kapcsolatba illeszti.

② Kisfrekvenciú áramkörök, adiabatikus működés -1-

→ a veszteségek eredete:

⇒  $C_L$  terhelő kapac. töltésmozgásán

$Q = CV$   
 $C = \frac{Q}{U} = \frac{I \cdot t}{U} \Rightarrow \left[ \frac{U}{T} C = \frac{U^2}{U} \frac{I \cdot t}{U} = P \right]$

$\langle P \rangle = \frac{1}{3} \frac{V_{DD}^2}{T_C} C_L \cdot A$

switching activity } ami kine:  
 kerés kapcsok  
 hossz ideje alatt

cycle time

⇒ keresztirányú áramok

→ rövid lefutás!


⇒ sub-threshold áramok

optimális mo.  
 pl. SpHem, CMOS  
 DE → lassú

→ a veszteségek csökkentése

⇒ adiabatikus működés

→ vékony filmű jel.




→ T megnövekedés, E Joule-vesztésig történik, R soros ellenállás.


$$E = PT = I^2 RT = \frac{Q^2}{T^2} RT = \frac{C^2 V_{DD}^2 R}{T}$$

$$R = \frac{1}{K(V_{DD} - 2V_{th})} \left\{ E = \frac{C^2 V_{DD}^2}{TK(V_{DD} - 2V_{th})} \right.$$

→ vizualizált hálók



2N-2P inverzor - ábrák és jelkévisztelés



$A=1$  esetén




$C_L$  feltöltés  $T_{on}$ -ra át  
 $C_L$  felül  $\phi$ -re, csak  $V_{th}$ -ig!  
 majd le töltés!  $\phi$

$A=Q$  esetén

minden-féleképpen kikapcsol,  
 nem adja!


ide lehet be a  
 bonyolult logika és inverze.

Szögbeindító hálózati-generátor



$\Rightarrow$  töltés "lag" az LC-körök között


Forgótékony rezonans hálózati-generátor




$\Rightarrow$  töltés-kiürítési a rezonáns körök között.

# 3) Gyorsbeírású D-ff.

→ Dominó-elvű logika gyorsaságát befolyásolja ⇒  
 $\phi$  értékétől függően → „kölszűnő” az előtérpárból.




→ gyorsbeírású D-ff. → strong weak-up (nagy seb. miatt) ⇒ kompozitum



$T_{clk} > 3 \cdot t_{ed} / 2 \cdot t_w$  (Körrel valószínűsítés)  $\gg t_{cl}$  (L1, kivevő)  $t_{cl}^* > 2 \cdot t_w$  (L1, kivevő / szűrőp. miatt)

strong weak-up




relatívumok a jelcsinál.

strong weak-up határ CLK=1 után kezdés a jelcsinál.




# 1) Programozható frekvencia-osztó




$\boxed{\begin{matrix} Q \\ T \end{matrix}} = T_{ff} = 2 \cdot \text{oszt.}$ 
 $t_{rd} < t_{clk} \Rightarrow$  működés korlátja.

$\hookrightarrow$  worst case a PLL + programozható

15)  $3/4$ -os és  $15/16$ -os osztó  
 $\Rightarrow$  szétlét egyesített működés, mint  $\uparrow \uparrow \uparrow$   
 $\Rightarrow 3/4$ -os predivizor



működés:




$t_{sw} < t_{clk} \Rightarrow$  működés korlátja


$\uparrow$   
 mind kettő is  
 id.e

$t_{sw} \ll t_{pd}$

$MC = 1 \Rightarrow$  kimenet mindig  $\downarrow$



7/5/16 - as 22.6



$M_{16} = 2$  ~~...~~  
 $M_{16} = 1$  ~~...~~

outputs = 16  
 outputs = 15

D	M4	A	B
1	0	0	0
1	0	0	1
1	0	1	0
1	0	1	1


$M_4 = 1 \Rightarrow 4 \times 4 = 16$   
 outputs = 16

D	M4	A	B
1	0	0	0
1	0	0	1
1	1	0	0
1	1	1	0

$M_4 = 1 \Rightarrow 3 \times 4 = 12$  outputs  
 $M_4 = 2 \Rightarrow 1 \times 3 = 3$  outputs

12+3 = 15

16) 6KHz  $\rightarrow$  output




~~vallatt oleks mikros~~

~~ff1 - be beiridit,  
 CLK alatt ff2 - be beiridit,  
 ff1 allapont vlt  
 200ms, mert 6KHz-vel mikros.~~

1  
 mikros  
 oldal

# Phase Locked Loop (PLL)

Bluetooth, 77 csatorna  
Spacing = 1 MHz



$$76 \times 15 + 79 \times 16 = 2404 \text{ MHz} \rightarrow f_2 = \frac{2404}{1}$$

$$79 \times 15 + 81 \times 16 = 2481 \text{ MHz}$$

$$f_1 = \frac{2481}{1} \text{ VLSI}$$




$$\text{Szinkronizálás: } \frac{f_1}{N} = \frac{f_2}{M} \Rightarrow f_2 = \frac{M}{N} f_1$$



16) 6MHz - 3 / 22kmlab

2

Phase Locked Loop (PLL)




$$U_L = V_{CC} - R_3 \Delta I_3$$

$$U_H \approx V_{CC}$$

# Kapacitív sűfűregialex


⇒ kapacitív tárolás  
 → nem lehet benne sokáig az áram!

⇒ kapacitív dinamikus vltos sűfűreg. celláján




$\phi_1$ -ben  $C_1$  átkapcsolódik  
 $T_2-T_3-C_2$  átkapcsolódik  
 $T_1-T_3-C_2$  átkapcsolódik  
 $\phi_2$ -ben  $C_2$  átkapcsolódik  
 $C_3$ -ban.

⇒ többre nézve, kapacitív sűfűreg.




↑  $\phi_1$  feljött, és feltölti  $C_1$ -et,  $C_2$ -t.  
 ↑  $\phi_2$  feljött, és  $C_4$  ( $C_3$ -al függéses!) átkapcsolódik  
 $\phi_1$  lejt, és  $C_2$  kisül a vétkelési feld fel.  
 $\phi_2$  lejt, de  $C_4$  nem sűl ki, mert  $T_4$   
 $C_3$  miatt zárt van.


19) Barrel shifter, parity ellenőrző



PL.  
 $C \rightarrow F \Rightarrow C_1 - el$   
 $C \rightarrow G \Rightarrow C_2 - vel$   
 $B \rightarrow H \Rightarrow C_2 - vel.$   
 $ABC \rightarrow HGF \Rightarrow C_1, C_2, C_3$   
 $\Rightarrow$  alkalmazás digitális művelet pl.




Parity checker



20) PLA - programozott logikai ábrák

3) Memória  
20-27.




Működés:

$$f = x_1 x_2 x_3 + x_4 x_5 x_6 + \dots$$



Szempontok

- sebesség, paraméterek, logika, ábrák
- VAGY Matrix becsatlós
- CAD támogatás - hisz mindket


→ statisztikus NOR-NOR PLA




→ DOMINO-CMOS-PLA



2) Memories osztályozása, RAM szerkezetek




Random Access Memory szerkezetek







# 6-transistors static memory cell



## ECL BiCMOS



23) Egy tranzistoros ~~memória~~ cella í kiadásán




- jó helykitöltés
- $C_s \times 50-80 \text{ fF}$
- frissítés  $T \approx 100 \text{ ns} \rightarrow$  (i. l. l. k. !)
- soft error
- $\rightarrow$  MeV r. részlet besugárzás
- $\Rightarrow$  törlés
- $\Rightarrow$  elindítás kálde.

$- 20 C_s = C_{BL}$



- DRAM kiadásos azóráó



Memory-Cell      1) FF melaszóráó állapóráó  $\phi_{strobe}$ -val.      Dummy-Cell


$\alpha^1 = 1$  { 2)  $\phi_{Pread}$  előlékő  
 $C_1, C_2, C_3 - t$   
 $\frac{1}{2} \quad \frac{1}{2} \quad \rightarrow \frac{1}{2} C_{smax}$

3)  $C_s$  kióráóráó + FF  
 ilésítés

4) FF beóráóráó



4) UV-EPROM, tunneling EEPROM




- ⇒ tárolt  $e^-$
- ⇒ 100 évi tárolás kapacitása
- ⇒ kegyetlenen nagy kapacitás
- ⇒ "deplettion" ⇒ hosszú idő
- ⇒ kímélő UV-irányítás




⇒ tárolás ki kell venni az áramból!

Alapít-EEPROM



- ⇒ nem egyedi a csatlakozás kialakítása
- ⇒ kialakítás:  $I_D$  alapú
- ha van a floating gate (S+D)
- $I_D \approx \alpha$
- ⇒ gate-ve + áram-pulzus ⇒ uniform (ha kell) kialakítás.
- ⇒ a  $\beta$  is  $\beta$  kettő

tunnel-oxid olyan, hogy  $D$ -ből  $e^-$ -k is tudnak tunnelizálni a floating gate-re.




UV olvasás (nagy ráng, tunnel!)

25) FLASH-memória


⇒ szerkezet igly ⇒ elektronos blokk-vagy egykötésű memória  
 ↑  
 "flash"

- cella AT
- cella 2T
- cellamatrix < NAND
- cellamatrix < NOR


- 1T cella



- 2T cella




- Split-gate



split cross-wire ⇒ source

NOR-matrix



read: WL aktivál + közös source (↓)  
 source onyárási hibás.

write: WL - nagy poz. for. / source (↓)  
 Source - ↓

only bit - nagy ~~for.~~ (tunneling elég!)  
 jelsz. nagy CME- for

erase: WL - negatív (örmese!)  
 Source - ⊕, bitronal lebeg source  
 ⇒ + bitline jelsz. léte.

28/2

- jó helykihasználás

- lassú kiolvasás


- write impulzus!  
 /soroknál/ → - write - nagy pozit.  
 /oszlopoknál/ → - olvasás - ↓

- önműködő cella

ezis hirtelen nagy /nagy pozitív/

- cella áramkörzetek

- több cella - túlmelegedés



- Rad

- readthrough (a többi kimenet)

- olvasás alga földön van ↓

- bit - rendszer alkotás jön, nagy + nagy + nagy

- 10ms olvasás alga a cella floating - juk fr-e.


- a többi van még olvasás.  $\tau_{\text{lejt}}$  elyegye a kis cellák joga

- erő

- a szubsztit - hirtelen nagy pozitív,  $W_n$ -eket földre kötik.



26) 1T1W1R SRAM-cella



→ ha elmegy a flip-flop, a FF állapota  $U_{cg}$  EEPROM-ba íródik.


→ Bekapcsol, ha EEPROM = 0,  $C_1$  irányba billan. le.  
 ha EEPROM = 1, a  $C_2 = 2C_1$  irányba billan.

27) Cache memória, rendezés memória

⇒ Cache-ben az utolsó néhány (KB) utolsó (adat) van,

⇒ áramkör ellenőrzi, hogy az adat utolsó benne van-e  
 a Cache-ben (HIT), vagy nem.


→ Cache-TAG ábr.



- utolsó utolsó létezik a CACHE-ben, 9 bites TAG-ot kap.
- szükség esetén megnézi, hogy a PC által kérésített érték a CACHE-ben van-e.
- Ha igen, DRAM-ból olvas
- Ha nem, MM-ből a CPU

27/2 Redundans memóriák

- ⇒ technológiái sebességre miatt hibis blokkok lehetnek
- antifuse/EEPROM switch technológiával a fára helyettesíti
- konkrét blokk adat megadására is erre!




Füg. blokk (sor)  
határolás ANTI FUSE -val.




2) Analóg MOS kapcsoló kiegészítő áramok, kapacitív hatások

Analóg

ZF-32




$$r_{sd} = \frac{1}{K(U_{gs} - V_{th})} \quad \text{[Nyitott csatlakozás]}$$





31) Kapacitási kapacitási ellátás és zűrés




Φ alatt  $C_1$   $U_1$ -re látható,  
 $\bar{\Phi}$  alatt  $U_2$  felé kisül  $\rightarrow$  közből megérkezik.

$$Q = CU = C_1 \Delta U = C_1 (U_1 - U_2)$$

$$R = \frac{\Delta U}{I_{ctv}} = \frac{U_1 - U_2}{\frac{Q}{t}} = \frac{U_1 - U_2}{\frac{C_1 \Delta U}{t}} = \frac{1}{C_1 f_s}$$

megvalósítható ellátással?

integráls felvétel



32) Konvulzi immunitás


~ 900 MHz -s zűrésben  $\approx 10$  dB károsítás  $\Rightarrow$  megvalósítható monolitikusan



$\Rightarrow$  alacsony paraszti értékek

(lehetőleg a Si-onra)


$C_f \rightarrow$  monolitikus köti csatlakozás kapcs



áramforrás  
 differenciális hálózattal rendelkező be.  
 aránytalán m=2

Analóg

# Kétfokozatú CMOS műveleti erősítő



0,25μm techn.

$$\lambda_n = 0,02/V$$

$$\lambda_p = 0,04/V$$

$$\gamma = 0,4 [V^{-1/2}]$$

$$V_{Tn} = 0,48V$$

$$V_{Tp} = -0,48V$$

$$G = 70 \text{ dB}$$

$$GBW = 75 \text{ MHz}$$

$$\phi_m = 55^\circ$$

$$P = 0,72 \text{ mW}$$

$$A_v = A_1 \cdot A_2 = \frac{g_{m1} \cdot g_{m5}}{(g_{ds2} + g_{ds4}) \cdot (g_{ds5} + g_{ds6})}$$

$$g_m = \sqrt{2K \frac{W}{L} I_D}$$

meredekség: (mA/V = mS)

$$f_{uni} = \frac{g_{m,T1}}{C_C}$$

VLSI

6

áramforrás differenciális

⇒ Szimmetrikus bemeneti jelből  
 aszimmetrikus kimeneti állás elő

$$f(U_{o1} - U_{o2})$$

$$g_{ds} = \frac{\partial I_D}{\partial U_{DS}}$$


$$g_m = \frac{\partial I_D}{\partial U_{GS}}$$

# 9) Chopper stabilizált komparátor és erősítő


→ az offset minimális mértékű chopper (vagyis) technológiával

⇒ offset: a szab. jelnek vagy lineáris jel pl. invariáns.

- komparátor




- erősítő



41) Programozható elemek gate-array áramkörökben


ASIC  
41-44.

42) Statisztikus flipflop




- ⇒ előny: egyszerű ábrák, ábrázolható
- ⇒ kevésbé nagy ábrák, nem ábrázolható
- ⇒ egyszerűen ábrázolható

43) EEPROM/FLASH




- ⇒ nem ábrázolható, ábrázolható stb.
- ⇒ felprogramozható
- ⇒ nagy kapacitású

44) Autópus




- Zavarok nem szűrés ⇒ ábrázolható
- egyszerű ábrák
- keskeny ábrák → nagy kapacitású ábrák

45) EPLD szerkezet & makrocellája




- ⇒ PIA-ban mátrix, a makrocellákban
- ↳ kapcsolás
- ⇒ ábrázolható - mátrix
- ↳ ábrák
- ⇒ mátrix PIA-ban, ábrák MPL-ben



(13) Xilinx FPGA kapadalmat


⇒ alapvető elem a PLA-BA, elemek (cellák) közötti kapcsolatok  
kapadalmat.



- CLB-ek konfigurálható, univerzális funkciók (PLA + 2 ff)

- Switch-ek a buszok:

⇒ sok buszok ⇒ nagy párhuzamosság  
⇒ hibélkül!




⇒ gyorsan automatizálható (CAB)

⇒ nagy méretű és hibélkül? ⇒ hibélkül!

- de hibélkül egyébként megoldások (szűrők, memóriák, stb...)


# System-on-Chip áramkörök

⇒ FPGA + RISC  $\mu$ C + RAM = SoC




⇒ cella-cella kapcsolat


⇒ közvetlen cellák közötti átvitel



⇒ bus



⇒ cell vialás




15) Szinkron telefonia


7 Távközlés  
65-50

⇒ Codec áramkör

- ⇒ kódoló - dekódoló
- ⇒ digitális, első lépés VLSI



⇒ minden userhoz van Codec!



User 1 kódot


- ⇒ K-SAR-MUX-D/A-K-SAR...
- ⇒ digitál out

User 2 beír

- ⇒ input latch-MUX-D/A-HOLD-Output

⇒ digitális kompresszió

- telefon → 8 bit/s, ritkán kompresszió




- ⇒ 8 bit/s digitál
- ⇒ kódsorozat,
- ⇒ 32 csatorna
- ⇒ 2 csatorna 2 kettőjézés

$$8 \times 32 \times 8 \text{ MHz} = 2,048 \text{ MHz}$$

xxx	xxxx	x
húr	húr	előjel
8	16	1

# 46 ATM sender


- ⇒ hierarhiko, wong kerdh sender, allado kerdh krdh
- ⇒ elon fidi, fler itre kerdh



⇒ ATM kapsulid alidit jil An a  
 holiditid  
 ⇒ kerdh kerdh jil path a  
 elidit

⇒ A kerdh kerdh ATM-der  
 to B-der ⇒ id kerdh  
 ↓ kerdh kerdh!  
 kapsuliditid alidit di.


⇒ atiditid kerdh kerdh, a mupfleditid  
 ididitiditid.





17) ATM Kapado, Batch-Banyan Kapado

⇒ a bejars cell/2as ldfyozit, aditab hndyzi felyi abjain dardis hndis





Batch-Banyan Kapado



⇒ a bejars hndis hndis ismetrisis

≠ bndis ≠ hndis ismetrisis.


↓  
hndis vdi  
a Batch-Banyan



48) GSM network



Mobile handset architecture



- LCD
- battery
- telex memory
- ITAB
- Bluetooth

SIM -> CPU, RAM, RF loc.

Joint Test Activity Group

GSM kroment erisibi helji VCO

⇒ Low Noise Amplifier (LNA)


⇒ NA  $\omega = \frac{1}{\sqrt{(L_0 + L_s) C_{gs}}}$  valts, abdr

$$R_{bc} = \frac{g_m L_s}{C_{gs}}$$

antenna-impedance stadij, sig


⇒  $I_D \Leftrightarrow Z_{in}$

kompromis!




- helji VCO


⇒ u vett phallim jel transponderis also helter. sirba.



⇒ VCO-val.




50 Szemből PAM5 - modellezés



⇒ minél nagyobb "1", annál jobb az SNR és a jitter

Lehetőség:



híghelyes átmenet  
⇒ jitter




alacsony átmenet  
⇒ csökkentéshiba



⇒ konvergencia  
⇒ rossz zajstabilitás

bis jitter ⇒ nagy SNR  
kompromisszum





- PAM-5 modellezés

⇒ 5 jelrendszer, AM  
⇒ 2,25 bit/ütközés

4x 2,25 = 9 bit

5 jelrendszer, 4 páros ⇒  $5^4 = 625$  kombináció

512 (2 byte) maradék 113 (1/2 byte) jelrendszer, SNR stb.



PAM5 - szemléltetés

⑤ VLSI full-custom tervezés

8 Tervezés  
51-53.



- cellaközvetítés keresztje


⇒ verifikált standard színtartás.

|||  
Tápellátás, bemenet.

⇒ a cellák alagát verifikált ingyenes ⇒ standard cella

→ optimalizálás / Placement  
↳ Routing


→ standard ingyenes



⇒ sewe

⇒ borjolelet, nem standard méretű, de cella szobor  
Működési szobor.

⇒ legnagyobb alagát, borjolelet szobor  
működési szobor.




52) Partirombet szinten hálózatok

⇒ a hálózat szintjén minden egységet szinten regiszter-sorok kapcsolják össze.

→ a rendszer legyőzi legnagyobb késleltése (worst-case) is mindig adott legyen!

⇒ időbeli funkció



⇒ látványos

→ a struktúra az időbeli késleltetés


mint a rendszer belső szerkezetében

→ minden egyes kontrollálható!

53) Órajel szabályozás

⇒ VLSI chip architektúrájának kritikus eleme az órajel, jeltek pontosítása.

→ elrendezés ⇒ minimális fizikai késleltetés




33) Töltés felosztó D/A, áramösszegező D/A.

5) A/D  
D/A  
33-37



- Töltés felosztó D/A




⇒ Reset kényszeríti C<sub>2</sub>-t.  
⇒ φ<sub>1</sub> = 1 miatt  
C<sub>1</sub> vagy "1" vagy "0"  
⇒ φ<sub>1</sub> = 0; φ<sub>2</sub> = 1 alatt  
töltés megosztás C<sub>2</sub> és C<sub>1</sub> között.

$$\Rightarrow U_{xi} = \frac{U_{ref}}{2^n} \sum_{i=0}^{n-1} D_i 2^i$$

2<sup>n</sup> lépés  
ábrázolás

C<sub>2</sub> = C<sub>1</sub>, + "1" bit  
bitenként C<sub>2</sub> töltés.

- Áramösszegező D/A



⇒ terjedési megfigyelés  
I<sub>o</sub> tr. = ábrázolás  
128Ω tr = 128-also tr!  
⇒ pontos, mert egyértelműen  
+ tr, technológiai hibák kiküszöböléséért.  
⇒ számítások nagyon könnyűen  
folytathatók.

90% áram...  
10 áram  
áram



39) Egyszerűsített kapacitív és R-2R létrás D/A


$\Rightarrow K \text{ (A)} \rightarrow K_0 \dots K_7 (\perp)$   
 + nullátér.

$\Rightarrow K_0 \dots K_7 = D_i$ ,  
 kapacitív feltöltés  
 $D_i$  vezérlés

$\Rightarrow U_{ki} = \frac{\sum D_i}{\sum C_i}$

$\Rightarrow U_{ki} = \frac{\sum C_{REF}}{\sum C_{REF} + \sum C_{CNS}} =$


$U_{ki} \sum_{i=0}^{n-1} \frac{D_i}{2^i}$



- $\Rightarrow$  statikus áram-felrakás
- $\Rightarrow$  terhelési nemesség  $\Rightarrow$  azonos  $C_0$  kapacitást épít fel minden.

$\Rightarrow$  lehetőségek: előbbes EEPROM switch / előbbes áramforrás

R-2R létra




$R/2R \Rightarrow$  bináris értékek

$U_{ki} = U \frac{R_1}{R} \sum_{i=0}^{n-1} \frac{D_i}{2^i}$


$\Rightarrow$  folyamatos, statikus áram!

5) Tölk-újranelazás SAR A-D


I) minikötel



II) barbi



III) újranelazás



$u_{ref} \frac{C}{C+2C} \Rightarrow C=C!$

$\rightarrow \text{Ha } -U_{ref} + \frac{U_{ref}}{2} = U_x \Rightarrow \alpha$

$\text{Ha } -U_{ref} + \frac{U_{ref}}{2} = U_x \Rightarrow \alpha'$

$\rightarrow$  az újranelazás az összes digitális elvégzés.

$-U_{ref} = U_x$

(fogalmi szinten)

$U_x^1 = -U_{ref} + \frac{U_{ref}}{2}$


$U_x^2 = -U_x^1 + \frac{U_{ref}}{4}$

U  
ref  
Uref  
Uref  
Uref  
Uref


30 FLASH A/D, Subrangjy A/D

- FLASH

→ / tepères adobal'tin




- Subrangjy A/D



I. A/D

II. D/A, kivilönböj köpré,  
ú; A/D (a kivilönböj),  
erővelj.

7) Ciklikus, erantroslos A/D,  $\Sigma\Delta$  H/D.




forditások

In  $d=1$  eset, SW1 (elfenecio hram) a  $\phi_1, \phi_2$  alatt is jelen lesz.

$\phi_3$   
 $- I_{ref}$  is  
 $2I_{ref}$   $\{C_3, C_4\}$  } komparátor  $\Rightarrow d$   
 $2I_{ref} > I_{ref} \Rightarrow d=1$



"a gram Molein lepszivaban"



$$I_D = \frac{K}{2} \frac{W}{L} (U_{gs} - U_T)^2 (1 + \lambda U_{ds})$$

# ΣΔ A/D

Es ist 1000 um  $f_{clock}$  zu sein!



tbl.

$U_{be}$	$f_{ci}$	$U_{ci}$	$U_{ci+1} = U_{be} - f_{ci} + U_{ci}$	$d_i$ ( $U_{ci+1} > U_{ref}$ )
3,3	0	0	3,3	1
3,3	5	3,3	$3,3 - 5 + 3,3 = 1,6$	1
3,3	5	1,6	-0,1	0
3,3	0	-0,1	3,2	1
				⋮

hört man nicht sofort  
den Unterschied!

